一、一种新的Turbo码交织器的设计（论文文献综述）
陈立[1]（2020）在《地空宽带OFDM系统下的同步算法研究》文中进行了进一步梳理在民航通信中,飞机与地面无线基站之间进行数据信息传输的机载通信方式是确保飞行安全和通信联络迅速、准确所必不可少的通信手段。但和机载导航、控制、智能化和机械等技术的成熟化与高集成度的领先地位相比,我国机载通信的发展显得相对滞后。本文以地空宽带系统为背景,研究了OFDM系统应用在机载通信中的传输性能。本文首先研究了OFDM体制的系统模型及其关键技术,其中包括调制与解调技术、同步技术、信道估计技术以及信道编译码技术,并对地空宽带信道进行了信道建模。其次针对OFDM系统的同步敏感性问题,本文研究了S&C、Minn以及共轭反对称三种经典估计算法,仿真了其误比特性能。同时为达到更加良好的定时准确概率,提出了一种基于共轭反对称的改进型定时同步算法。研究了小数倍频偏估计算法,包括Moose算法以及基于时域训练序列的算法,其MSE可以达到10e-5的良好估计性能。然后结合信道建模理论,查阅相关信道参数标准,针对飞机起飞、降落、飞行等多场景,建立贴合的信道模型,并结合同步算法,仿真地空宽带通信下的OFDM系统的误码性能。最后,研究了Turbo码信道编译码技术,对比分析了Turbo码与TPC码的编译码性能,选定Turbo作为OFDM系统中的信道编码技术,构建相应的信道编码系统并对其进行系统仿真,结合算法复杂度和误比特性能两方面,给出误比特性能相对较好的OFDM设计方案。
王梓铭[2]（2020）在《宽带数据电台物理层波形的设计与研究》文中研究表明随着我军信息化建设步伐的加快,需要能够在复杂战场环境下高速率、高可靠性通信的宽带数据电台以实现侦察系统、指挥系统和火力打击系统的无缝连接。本文在地空通信的通信环境下对宽带数据电台的物理层波形进行设计与研究。针对军事通信中隐蔽通信的需求,本文研究并设计了低速率扩频波形。本文首先研究了直接序列扩频系统,给出了直接序列扩频系统的系统框图和信号表达式,并对直接序列扩频系统的抗干扰性能做出说明。接着,本文对宽带数据电台中的信道编码技术进行了研究,研究了Turbo码和Turbo乘积码的编译码原理,给出了Turbo码和Turbo乘积码的编译码流程。之后,本文对低信噪比环境下的载波同步算法进行了研究,重点研究了粗同步中的平均周期图法和细同步中的最大均方解扩软输出算法,给出了低速率扩频波形的载波同步方案。最后,本文对低速率扩频波形的帧结构进行设计,共设计不同扩频因子的两套编码方案,并在加性高斯白噪声信道下进行性能仿真验证,仿真结果表明本文设计的低速率扩频波型在低于背景噪声15到25d B的条件下性能良好,能够满足隐蔽通信的需要。针对高速率宽带通信的需求,本文研究并设计了宽带组网波形。本文首先研究了空频分组码正交频分复用系统,重点研究了空频分组码的编译码原理,给出了空频分组码的编译码流程。接着,本文对信道估计算法进行了研究,给出了一种基于正交矩阵的信道估计算法,该算法利用正交矩阵的特性将矩阵求逆运算转化为共轭转置操作,能够降低运算量。之后,本文对多天线系统中的定时同步算法进行了研究,在WY算法的基础上提出了一种基于ZC序列的改进算法,该算法通过优化WY算法的定时测度函数消除了WY算法定时测度曲线中的副峰,能够提高定时同步的准确率,仿真证明在三径信道下定时同步正确率为99%时,该算法相较WY算法有3d B的性能优势。再之后,本文对载波同步算法进行了研究,给出了宽带组网波形的载波同步方案。最后,本文对宽带组网波形的帧结构进行了设计,共设计不同子载波数、不同调制指数和不同编码码率的多个方案,并在三径信道下对系统性能进行仿真,仿真结果表明本文设计的宽带组网波形在三径信道下能够在Eb/N0小于6d B时误比特率达到1?10-6,本文设计的宽带组网波形性能良好,能够满足高速率宽带通信的需求。
罗小红[3]（2020）在《基于反向蝶形计算的低存储容量Turbo码译码器设计及FPGA实现》文中研究表明Turbo码由于其译码性能接近Shannon极限,成为信道编码领域的重点研究码型,并被广泛的应用于无线通信系统中。目前,Turbo码已被LTE-Advanced标准所采用作为信道编码方式,同时也被应用于物联网,图像的加密传输以及深空通信中。在Turbo码译码器进行硬件实现时,由于译码器通常是采用迭代方式进行译码,会对存储单元进行频繁的访问造成较大的功率损失。其中,对状态度量缓存（State Metric Cache,SMC）的访问造成的功率损失占到译码器总体功率消耗的一半以上。因此,对于功率受限的无线通信系统中,Turbo码译码器的功耗成为了重要的问题。为了解决这个问题,满足低功耗无线通信系统的设计要求,一种低存储容量的Turbo码译码器结构设计成为了重要的研究内容。本文以LTE-Advanced标准下的Turbo码为研究对象。首先,对Turbo码的编码方法和译码原理进行介绍。其次,对最大后验概率（Maximum A Posteriori,MAP）算法以及它的改进算法进行理论推导和分析。然后,根据改变状态度量存储方式的设计思路,提出了基于线性估算的Turbo码译码器结构设计方案。通过在传统的结构中插入一个排序模块和增量计算模块,将计算出的增量比特和位置比特进行存储,来代替对前向状态度量的存储。结果表明,该设计方案使得SMC容量降低了55%。在上述的基于线性估算的Turbo码译码器结构设计中,虽然减少了SMC容量达到了降低功耗的目的,但是SMC容量还可以进一步降低;并且对状态度量的处理是有损压缩过程,使得误码率（Bit Error Rate,BER）和误包率（Packet Error Rate,PER）性能有一定的损失,同时该译码结构的并行程度不够。因此,本文根据反向计算的设计思路,提出了一种基于反向蝶形计算的Turbo码译码器结构设计方案。在该设计方案中,将传统的编码网格图分成四个独立的蝶形单元,不在存储所有的前向状态度量,只需要存储符号比特和不能反向计算的状态度量。该设计方案使得SMC容量的降低了65%,并且BER和PER性能与对数域最大后验概率（Maximum A Posterior Probability Algorithm in Logarithmic Domain,Log-MAP）算法非常接近。论文最后对基于反向蝶形计算的译码器结构设计进行了深入的研究和探讨,然后在Quartus II 13.0软件平台中,采用Verilog硬件描述语言（Hardware Description Language,HDL）,对该设计结构进行编程实现,并使用PowerPlay Early Power Estimator和ModelSim进行功耗测试和译码时间分析。结果表明,在硬件资源使用方面,与传统的译码器结构相比,该译码器结构总的内存量降低了35.62%;在功耗和译码时间方面,在200MHz的工作频率下,总功耗较传统的译码器结构降低了15.38%,同时译码时间较线性估算的译码器结构减少了45.45%。因此,本文所设计的Turbo码译码器在保持较好的译码性能的同时功耗也得到了有效的降低。
李琦[4]（2020）在《高速率信道编译码并行实现研究》文中认为毫米波通信因为其较高的通信速率而成为移动通信新的研究方向,被应用在5G移动通信系统中,用于实现更高的传输速率。随着5G移动通信系统的研究和发展,高速数据传输和超低端到端传输延迟对信道编码技术提出了更高的要求。在现代通信系统中,Turbo码是一种常用的信道编码方式,通过使用基于两个分量译码器的软信息交换的迭代译码算法,它具有强大的纠错能力,有助于以接近无线信道容量的传输吞吐量进行可靠的通信。但是,受限于turbo码的迭代译码算法的复杂性,使用串行处理的log-map译码算法时译码速率有限,译码时延较大。因此,改进turbo译码算法,通过并行译码,增加turbo译码的处理速率,降低译码时延,有助于实现高速率信道编译码,从而达到更高的通信速率。本文研究了使用信道编码器和多个turbo译码器实现高速率信道编码和并行译码。并且介绍了完全并行的turbo码译码算法,能够并行处理译码信息帧里的所有比特,每次迭代译码只需要两个时钟周期,完成整个译码过程只需要数十个时钟周期,从而能够显着提高turbo译码的吞吐量,减小译码延迟。经过MATLAB仿真,证明了当使用36次迭代时完全并行turbo译码算法能够达到和使用6次迭代的log-map算法时近似的纠错译码性能。通过对比,说明了它能够以更高的硬件资源需求为代价,在LTE标准turbo码的各种帧长情况下,实现远高于log-map算法的译码速率。根据完全并行turbo译码算法,本文提出了一种完全并行turbo译码器在FPGA上的实现方案,详细介绍了译码器硬件实现的总体结构和处理过程,算法块处理单元和交织模块的设计。通过定点仿真对于LTE标准中turbo编码的不同帧长进行了译码器性能测试,证明了完全并行turbo译码器能够适用于多种帧长的turbo编码。
陈元春[5]（2020）在《低延迟Turbo码译码算法的硬件设计与实现》文中提出Turbo码是一种基于并行级联卷积码的信道编译码,由于其在抗衰落和抗干扰方面性能优异,因此成为了CCSDS信道编码标准之一。本文基于该标准实现了帧长为8160的Turbo码编译码器的硬件设计与实现。首先简要介绍了Turbo码编译码的原理,接着对其性能进行仿真,然后重点研究了硬件设计以及改进方法,最后在项目系统中对Turbo码的实际性能进行测试。在MATLAB环境下的仿真中,本文共分析了三种译码算法的性能。通过不同参数角度的对比,得出了本课题8160bit帧长Turbo码的基本性能指标,并将结果与相关文献进行对比。在FPGA硬件设计时,针对传统MAP类译码算法延迟大,吞吐率低的不足,提出了基于滑动窗Max-Log-MAP算法的改进译码结构。所述改进主要包括以下四点:第一点是采用两个分量译码器并行译码的设计方法。第二点是对分支度量的计算结构进行拆分。第三点是独立设计分量译码器1和2,搭配新设计出的交织器和解交织器。第四点是采用流水线结构完成“加比选”计算,优化了先验信息的存储及读取方法。通过以上改进,降低了译码延迟时间,并且提高了吞吐率以及减少了资源消耗。相比于MAP类算法的传统译码结构,本文所设计的结构使得单个分量译码器中的LLR输出时间提前了99%,译码器存储资源节省了67%。在项目系统平台上的测试表明,所设计的Turbo码译码器能够稳定工作在130MHz的时钟下。本文所实现的Turbo码编译码器,已经成功应用于某无人机图像数据实时传输系统中。在迭代5次时,译码器延迟时间小于5ms,吞吐率高于8Mbps,满足了本课题对图像数据传输的要求。
郭梦生[6]（2020）在《直扩通信系统中Turbo码编译码器的FPGA实现》文中研究指明扩频通信技术是首先将要传输的信息乘以扩频函数（扩频码）,倍数扩展传输信息信号的频谱,然后在接收端进行相应的解扩操作,最终又恢复出传输的原始信息。因具有抗干扰能力强、选择寻址能力好、保密性能高、频谱密度低等优点,最先作为军事目的出现在战争中,后来也被广泛应用于民用移动通信领域。主要的扩频技术有:直接序列扩频通信（DSSS）、跳频通信（FH）、跳时通信（TH）、混合扩频通信。而直接序列扩频通信（DSSS）是最常用、技术积累最好的扩频方式。信道编码技术是现今数字通信系统关键技术之一,是解决信号在信道中无差错传输的技术手段,保证接收端接收信息正确性的技术。在信道编码领域,研究人员不断提出性能优异的编译码方案。从开始的BCH码、RS码和卷积码到将调制与信道编码结合的网格编码调制（TCM）,虽然在各个通信标准中有优异的性能表现,但始终离香农极限有一定的距离。直到Turbo码的提出,使信道编码理论踏上无限接近香农极限的道路,而无数的相关研究人员也一直朝着目标坚持不懈的前行。Turbo被看作网格编码调制技术问世以来,信息与编码理论研宄上取得的最伟大的技术成就,在当今的数字通信领域占据着积极重要的地位。本文设计的通信系统模型是直接序列扩频通信系统与Turbo码编译码结合,并基于FPGA硬件实现。首先,完成了采用63位长度的Gold序列作为伪码序列,进行63倍扩频的直接序列扩频,并在接收端的解扩过程采用滑动相关捕获算法进行伪码同步。然后设计了采用RSC分量码编码算法的Turbo码编码器,并对编码器中的删余复接器进行改进以获得更加的译码性能,其中编码结构为PCCC编码结构,帧长为1248码块长度,最后编码输出1/2码率的Turbo码。接下来设计了采用Max-Log-MAP算法进行迭代译码的Turbo码译码器,其译码结构也为PCCC结构。通信系统各个部分的设计流程均为先进行了Matlab算法性能仿真、然后通过Verilog HDL映射到FPGA上,最后完成功能仿真、上板数据抓取以及结果验证。本设计已完成对整个通信系统模型的FPGA设计,并定义了模块接口,搭建了通信电路模型,并完成了结果验证。
韩彬[7]（2019）在《基于通用处理器的信道编解码技术研究与实现》文中指出随着第五代移动通信（5G,5th Generation Mobile Communication）标准的制定,移动通信逐渐迈入5G时代。5G引入了较多的新技术,包括低密度奇偶校验码（LDPC,Low Density Parity Check Code）、极化码（Polar Code）以及大规模多输入多输出（MIMO,Multiple Input Multiple Output）等技术。Turbo码虽然未能入选5G标准,但其优异的性能毋庸置疑。目前,大多数信道编解码器都是基于FPGA等硬件技术实现的,这类实现方式具有开发周期长和不够灵活等缺点。随着多核并行技术的发展,例如多线程技术和单指令多数据流（SIMD,Single Instruction Multiple Data）等,基于通用处理器实现信道编解码器成为了可行方案。本文主要研究基于通用处理器的信道编解码技术的设计与实现,并依托基于通用处理器架构的MIMO原型验证平台进行了测试与分析。首先,本文深入学习了基于通用处理器架构的MIMO原型验证平台RaPro的硬件组成和软件架构,并研究了信道编解码技术在RaPro平台中的应用。RaPro平台的硬件部分主要由软件无线电设备和多核处理器组成,软件部分主要是基于多线程技术的并行架构。为了提高RaPro平台通信链路的纠错能力和抗干扰能力,必须研究基于通用处理器的Turbo码、LDPC码和Polar码等信道编码技术的设计与实现,并基于RaPro平台进行测试与分析。然后,本文研究了基于通用处理器的Turbo码软件译码器的设计与实现。在深入研究Turbo码的最大后验概率（MAP,Maximum A Posteriori Probability）译码算法后,通过分析Turbo码状态转移间的并行蝶形结构,提出了一种利用SIMD指令集的并行译码方案。基于RaPro原型验证平台的测试结果表明,基于通用处理器的Turbo码软件译码器在单线程环境下吞吐量可达55 Mbps,同时保持较好的误比特率（BER,Bit Error Rate）性能,可以满足当前系统的需求。接着,本文研究了基于SIMD指令集的5G NR标准下的准循环LDPC（QC-LDPC）码。在分析了QC-LDPC码的循环特性后,实现了一种基于循环移位操作的具有线性复杂度的QC-LDPC码编码器。LDPC码最有效的译码算法是置信传播（BP,Belief Propagation）算法,利用多码字并行译码方案,可以基于SIMD指令集实现一个高吞吐量的QC-LDPC译码器。测试结果表明,基于通用处理器实现的QC-LDPC码编译码器在单线程环境下吞吐量均可达100+Mbps,足以满足高吞吐量低时延的系统需求。最后,本文对基于通用处理器的Polar码编译码器的设计与实现展开了研究。在详细介绍了信道极化理论和Polar码编码方案后,基于Intel MKL库实现了一个Polar码编码器。随后,利用Polar码的串行抵消（SC,Successive Cancellation）译码算法,实现了一个基于SIMD指令集的多码字并行译码的Polar码译码器。在RaPro平台上的测试结果表明,基于通用处理器实现的Polar码编码器吞吐量可达133 Mbps,译码器吞吐量可达274 Mbps,同时保持较好的BER性能。
王美芹[8]（2019）在《MIMO极化编码协作系统的研究及半平行CA-SCL译码器FPGA实现》文中提出经过多年研究发展,信道编码中的传统低密度校验（Low-Density Parity Check,LDPC）码及Turbo码编码方式已日趋成熟,但误码性能并未能达到香农极限,而由C.E Shannon所提出的极化码,是唯一通过数学计算被证明能够获得香农极限的编码技术。因极化码的优异性能,近年来已备受学者关注及研究,并被选用5G标准编码方案,使极化码的应用价值更高,发展更为深远。论文主要对极化码的编译码性能及在编码协作多输入多输出（Multiple Input Multiple Output,MIMO）系统中的性能进行研究分析,并设计出半平行循环冗余校验辅助（Cyclic Redundancy Check Aided,CA）的连续删除列表（Successive Cancellation List,SCL）译码器。具体研究内容及创新点如下:1)研究传统LDPC码和Turbo码的编译码技术,并在编译码运算复杂度及译码性能上与极化码作宏观比较,分析各自优缺点。通过二进制删除信道（Binary Eliminated Channel,BEC）信道及二进制对称信道（Binary Symmetric Channel,BSC）信道下的信道合并与拆分,研究产生极化码的信道极化现象及性质,并在加性高斯白噪声（Additive White Gaussian Noise,AWGN）信道下进行运用转换。2)研究极化码的编码构造方式及生成矩阵迭代方法。而不同的信道挑选方法使极化码的码字构造方式不同,因此本文在讨论几种经典挑选方式的基础上,提出了将AWGN信道转为BSC信道,再对巴氏参数进行信道挑选的新方式。同时研究极化码SC类（SC,SCL,CA-SCL）译码算法,并由不同条件下的极化码译码性能MATLAB仿真分析可得,CA-SCL译码算法的性能最好。3)研究基于Plotkin结构的极化码编码构造方式,并提出该结构下极化码在编码协作系统和编码协作MIMO系统中的实现模型。介绍联合SC算法和联合CA-SCL译码算法,并推导计算两个系统的中断概率。研究三种经典的MIMO系统分集合并技术,并通过仿真分析各合并技术的分集增益。最后对极化码在瑞利块衰落信道下的传统点对点编码系统、编码协作系统和编码协作MIMO系统进行不同条件的译码仿真分析并比较,说明Plotkin结构极化码在编码协作MIMO系统的优秀性能。4)研究几种经典译码结构,并针对半平行SC译码结构提出了两种优化方案,使所设计的基于半平行译码结构的极化码CA-SCL译码器的系统时延及硬件资源占用率均较低,并在FPGA中实现。为了均衡硬件实现复杂度及译码器性能,采用最小和算法简化处理单元,对数似然比数据进行8比特量化,路径度量值进行12比特量化。并提出译码器整体顶层框架,分析各模块实现功能及特点。最后使用ModelSim进行功能仿真,验证译码器正确性。本次设计采用200MHz的系统时钟频率,使译码器吞吐率达到22.76Mbps,硬件资源占用率仅为6%。
陶静荷[9]（2019）在《非删除Turbo编码参数估计技术》文中指出在数字通信系统中,为了保证信息传输的可靠性,一般采用编码译码技术,接收方通过接收到的信号,在已得到合作方发送过来的调制和编码参数等先验信息的基础上,解调译码恢复原始信息。但是这种方法对于非合作通信而言是不可行的,接收方对于截获信号的任何先验信息都是未知的,需要先对信号的调制方式和编码方式以及有关参数进行识别,为后续信息处理提供依据。本课题的研究方向是纠检错编码识别技术,这是信息层面上的一种处理手段,在没有先验信息的条件下获得纠检错编码类型和编码参数,从而译码获得原始信息,该技术能被广泛应用于通信侦察和智能通信等领域。本文主要研究的是技术分支之一——非删除Turbo编码参数估计技术。首先,给出本文研究课题研究背景及意义,对研究现状进行分析和概述,提出了本文主要研究内容,设计研究内容的组成框架。并介绍了Turbo编码技术基础,包括经典并行级联Turbo码和DVBRCS协议中双二进制卷积Turbo码的生成原理、删除模式等。其次,针对基于LLR代数的RSC码参数估计技术,先研究现有RSC码经典参数估计技术,再分析本文选取算法的识别基础、算法原理和识别方案,并给出算法的有效性仿真。作为核心研究内容,针对算法约束长度m的估计严重拉低了整体抗噪性能,从而导致整体抗噪性能较差的问题,本文提出一种改进算法——先不估计约束长度,引入遍历和反向验证对约束长度m和基本生成矩阵两参数同时进行识别,采用理论分析和数据仿真的方法,分析论证所提参数估计方法的整体抗噪性能得到有效的提高。再次,针对基于校验方程符合度的交织器参数估计技术,先研究现有主要交织器识别算法,再分析了本文选取算法的识别基础、算法原理和识别方案,并给出了算法的有效性仿真。作为核心研究内容,针对算法因为需要遍历前m个交织位置（m为约束长度）,大大增加计算量的问题,本文提出一种改进算法——先引入列向量对比法对前m个交织位置进行估计,再基于校验方程符合度完成对剩下交织位置的识别,采用理论分析和数据仿真的方法,分析论证所提参数估计方法计算复杂度相较于原算法大大减小了,并且依然保持着原算法优异的抗噪性能。最后,给出了本文整体识别方案,先基于前面的研究,给出针对经典Turbo码的整体识别方案,并对识别性能进行仿真分析;再对DVBRCS协议中的双二进制卷积Turbo码闭集识别也进行了研究,在bE/N0≥3dB,能有效识别,具有实际应用意义。
王艳涛[10]（2018）在《Turbo码编码参数盲识别研究》文中进行了进一步梳理信道编码盲识别技术可以在完全没有或者仅有部分先验知识的条件下,仅仅根据截获数据的比特流,通过种种技术手段,分析出编码类型和编码参数,从而为译码和获取后续信息提供依据,该技术具有重要的军事意义和实用价值。本文主要研究的是Turbo码编码参数盲识别技术。Turbo码是一种接近香农限的编码类型,自提出以来就得到广泛的关注,并被应用到各种通信系统。由于Turbo码编码器结构较为特殊,其参数识别具有很大的困难。目前与Turbo码盲识别相关的研究较少,与之相关的成果主要集中在低误码条件下的非删余Turbo码编码参数的识别,而对于高误码条件下的参数识别以及删余Turbo码的识别,效果不够理想,本文针对这些不足提出了改进。首先针对现有方法在高误码下识别递归系统卷积码（Recursive Systematic Convolutional,RSC）编码器时复杂度过高的问题,提出了一种新的迭代算法。该算法根据分析矩阵中码字之间的线性关系,对分析矩阵中含有误码的行进行特征提取,然后将该行从分析矩阵中剔除。通过多次迭代剔除,最终得到误码率较低的分析矩阵,进而求解出校验向量,并转换为出生成矩阵的形式,完成RSC编码器的参数识别。该算法避免了现有方法需要对所有校验向量进行满足度求解的问题,大大降低了算法复杂度。其次,针对交织长度和交织起点的识别,现有方法多采用秩准则法或者高斯变换分析法。其中秩准则法抗误码性能较差,而高斯变换分析法需要使用大量码字,并通过重量分布特征进行分析统计,该方法无法解决高误码条件下的识别问题,并且要求接收足够长的序列。本文从另一角度出发,通过对RSC编码器的校验向量进行分解,采用搜索线性组合的方法,对交织长度和交织起点进行求解,并借鉴ChoseJoux-Mitton算法对其进行优化,取得了非常好的抗误码性能。最后,对于交织映射关系的识别,现有算法主要通过恢复交织后序列进行识别,该方法容错性差,本文则根据交织前序列与校验序列之间的约束关系进行求解和对比,直接恢复出交织映射关系,并且将该方法应用到删余Turbo码的识别中,也取得了很好的效果,解决了删余Turbo码无法恢复交织后的序列进而无法对交织映射关系进行识别的问题。仿真结果表明,本文算法可以在高误码条件下实现删余及非删余Turbo码的编码参数盲识别。
二、一种新的Turbo码交织器的设计（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、一种新的Turbo码交织器的设计（论文提纲范文）
（1）地空宽带OFDM系统下的同步算法研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 选题的背景和意义 |
| 1.2 国内外的研究现状 |
| 1.2.1 地空宽带技术的国内外发展现状 |
| 1.2.2 OFDM通信系统的国内外发展现状 |
| 1.3 OFDM技术 |
| 1.3.1 OFDM技术的特点 |
| 1.3.2 OFDM系统同步算法的研究概况 |
| 1.4 本文主要研究内容及所做工作 |
| 第二章 OFDM系统及其技术介绍 |
| 2.1 系统模型介绍 |
| 2.2 发送端的主要关键技术 |
| 2.2.1 调制与解调技术 |
| 2.2.2 同步技术 |
| 2.2.3 信道估计 |
| 2.2.4 峰值平均功率比 |
| 2.2.5 信道编译码技术 |
| 2.3 地空宽带信道模型特点分析与建模 |
| 2.3.1 地空通信系统的特性分析 |
| 2.3.2 地空信道的传播特性 |
| 第三章 OFDM系统中的经典同步算法 |
| 3.1 定时同步算法 |
| 3.1.1 基于S&C算法的定时同步 |
| 3.1.2 基于Minn算法的定时同步 |
| 3.1.3 基于共轭反对称结构的定时同步算法 |
| 3.1.4 改进型共轭反对称定时同步 |
| 3.2 小数倍频偏估计 |
| 3.2.1 Moose小数倍频偏估计算法 |
| 3.2.2 基于时域训练序列的频偏估计算法 |
| 3.3 整数倍频偏估计 |
| 3.4 相偏估计 |
| 第四章 多径信道下的OFDM系统同步算法 |
| 4.1 高动态信道建模 |
| 4.1.1 航空信道场景分析 |
| 4.1.2 信道建模 |
| 4.1.3 信道模型的实现 |
| 4.2 地空通信环境信道模型的实现 |
| 4.3 地空通信环境下的性能仿真 |
| 第五章 OFDM系统下信道编码辅助的同步研究 |
| 5.1 Turbo码的基本原理 |
| 5.1.1 Turbo码编码器结构 |
| 5.1.2 Turbo码交织器结构 |
| 5.1.3 Turbo削码删余器 |
| 5.1.4 Turbo迭代译码器 |
| 5.2 Turbo码性能仿真分析 |
| 5.2.1 不同分量码对Turbo码性能的影响 |
| 5.2.2 迭代次数对Turbo码性能的影响 |
| 5.2.3 帧长对Turbo码性能的影响 |
| 5.2.4 编码速率对Turbo码性能的影响 |
| 5.2.5 Turbo码相关的优化设计方案 |
| 5.3 Turbo编码的OFDM系统 |
| 5.4 OFDM系统的频偏总体性能分析 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（2）宽带数据电台物理层波形的设计与研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 选题背景和意义 |
| 1.2 国内外研究现状 |
| 1.3 论文主要内容及结构 |
| 第二章 低速率扩频波形关键技术 |
| 2.1 直接序列扩频 |
| 2.1.1 直接序列扩频基本原理 |
| 2.1.2 直接序列扩频系统的特点 |
| 2.2 信道编码 |
| 2.2.1 Turbo码编译码原理 |
| 2.2.2 TPC码编译码原理 |
| 2.3 载波同步算法 |
| 2.3.2 粗同步算法 |
| 2.3.3 细同步算法 |
| 第三章 低速率扩频波形帧结构设计与性能仿真 |
| 3.1 低速率扩频波形系统模型 |
| 3.1.1 Turbo码方案系统模型 |
| 3.1.2 RS码级联TPC码方案系统模型 |
| 3.2 Turbo码方案帧结构设计与性能仿真 |
| 3.2.1 64倍扩频Turbo码方案 |
| 3.2.2 128倍扩频Turbo码方案 |
| 3.2.3 256倍扩频Turbo码方案 |
| 3.2.4 384倍扩频Turbo码方案 |
| 3.3 RS码级联TPC码方案帧结构设计与性能仿真 |
| 3.3.1 64倍扩频RS+TPC编码方案 |
| 3.3.2 128倍扩频RS+TPC编码方案 |
| 3.3.3 192倍扩频RS+TPC编码方案 |
| 3.3.4 384倍扩频RS+TPC编码方案 |
| 第四章 宽带组网波形关键技术 |
| 4.1 SFBC-OFDM基本原理 |
| 4.1.1 OFDM基本原理 |
| 4.1.2 SFBC基本原理 |
| 4.1.3 信道估计 |
| 4.2 定时同步 |
| 4.2.1 WY算法 |
| 4.2.2 改进算法 |
| 4.3 载波同步 |
| 第五章 宽带组网波形帧结构设计与性能仿真 |
| 5.1 宽带组网波形系统模型 |
| 5.2 512子载波SFBC-OFDM方案 |
| 5.2.1 1/3码率Turbo码BPSK星座映射方案 |
| 5.2.2 1/2码率Turbo码BPSK星座映射方案 |
| 5.2.3 1/2码率Turbo码QPSK星座映射方案 |
| 5.3 1024子载波SFBC-OFDM方案 |
| 5.3.1 帧结构设计 |
| 5.3.2 性能仿真 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（3）基于反向蝶形计算的低存储容量Turbo码译码器设计及FPGA实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 Turbo码的提出 |
| 1.1.2 Turbo码的发展与应用 |
| 1.1.3 Turbo码的研究现状 |
| 1.2 研究意义 |
| 1.3 论文主要工作及章节安排 |
| 1.3.1 论文主要工作 |
| 1.3.2 章节安排 |
| 第二章 Turbo码的基本原理 |
| 2.1 Turbo码编码原理 |
| 2.1.1 RSC分量编码器 |
| 2.1.2 归零处理 |
| 2.1.3 Turbo码交织器 |
| 2.2 Turbo码译码原理及算法 |
| 2.2.1 Turbo码译码原理 |
| 2.2.2 Turbo码的译码算法 |
| 2.2.3 译码算法性能比较 |
| 2.3 本章小结 |
| 第三章 低存储容量Turbo码译码器结构设计 |
| 3.1 低存储容量Turbo码译码器技术 |
| 3.2 基于线性估算的Turbo码译码器结构设计 |
| 3.2.1 最近优的Log-MAP译码算法 |
| 3.2.2 线性估算原理 |
| 3.2.3 基于线性估算的译码器结构 |
| 3.2.4 性能分析 |
| 3.3 基于反向蝶形计算的Turbo码译码器结构设计 |
| 3.3.1 反向蝶形计算原理 |
| 3.3.2 基于反向蝶形计算的译码器结构 |
| 3.3.3 性能分析 |
| 3.4 本章小结 |
| 第四章 基于反向蝶形计算的Turbo码译码器的FPGA实现 |
| 4.1 FPGA设计流程和设计工具 |
| 4.1.1 FPGA设计流程 |
| 4.1.2 QuartusⅡ及ModelSim仿真工具 |
| 4.1.3 PowerPlay EPE功耗测试工具 |
| 4.2 硬件设计与实现 |
| 4.2.1 译码器整体结构设计 |
| 4.2.2 交织与解交织实现 |
| 4.2.3 SISO译码实现 |
| 4.3 设计结果与分析 |
| 4.3.1 硬件资源使用情况 |
| 4.3.2 译码时间与功耗分析 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 5.1 论文总结 |
| 5.2 未来工作展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士期间已取得的学术成果 |
| 攻读硕士期间参加的科研项目 |
| 附录 AQPP交织参数表 |
| 附录 BVerilog HDL程序 |
（4）高速率信道编译码并行实现研究（论文提纲范文）
| 摘要 |
| abstract |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 研究的背景与意义 |
| 1.1.1 5G通信介绍 |
| 1.1.2 信道编码技术 |
| 1.2 turbo并行译码的研究现状 |
| 1.3 本文研究内容和结构安排 |
| 第二章 turbo码的编码和译码 |
| 2.1 turbo编码的结构和算法 |
| 2.1.1 turbo码的编码结构和编码过程 |
| 2.1.2 分量编码器 |
| 2.1.3 交织器 |
| 2.1.4 删余模块和归零处理 |
| 2.2 turbo译码结构和算法 |
| 2.2.1 turbo译码结构 |
| 2.2.2 MAP译码算法 |
| 2.2.3 使用MAP迭代译码 |
| 2.3 本章小结 |
| 第三章 turbo码译码算法的改进 |
| 3.1 MAP算法的改进 |
| 3.1.1 log-map译码算法 |
| 3.1.2 max-log-map译码算法 |
| 3.2 改进的turbo译码方案 |
| 3.2.1 滑动窗口译码 |
| 3.2.2 子块并行译码 |
| 3.2.3 Radix-8 译码算法 |
| 3.3 完全并行turbo译码算法 |
| 3.3.1 turbo编码中符号表示 |
| 3.3.2 完全并行turbo译码 |
| 3.3.3 完全并行turbo译码算法和log-map算法的对比 |
| 3.4 本章小结 |
| 第四章 信道编译码的并行实现 |
| 4.1 高低频混合组网系统的turbo编译码实现 |
| 4.1.1 信道编码器 |
| 4.1.2 turbo译码器 |
| 4.2 完全并行turbo译码算法性能仿真 |
| 4.3 完全并行turbo译码器的FPGA实现 |
| 4.3.1 译码器实现结构框图 |
| 4.3.2 算法块处理单元 |
| 4.3.3 交织模块设计 |
| 4.4 数据量化 |
| 4.5 完全并行turbo译码器的测试 |
| 4.6 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士期间获得成果 |
（5）低延迟Turbo码译码算法的硬件设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 信道编码理论的发展 |
| 1.3 Turbo码的研究现状 |
| 1.4 本文主要完成的工作及章节安排 |
| 2 Turbo码的编译码原理 |
| 2.1 Turbo码的编码原理 |
| 2.1.1 典型Turbo码编码器 |
| 2.1.2 递归系统卷积码 |
| 2.1.3 交织器 |
| 2.2 Turbo码编译码器 |
| 2.2.1 CCSDS-Turbo码编码器 |
| 2.2.2 Turbo码译码器 |
| 2.3 Turbo码译码算法 |
| 2.3.1 MAP算法 |
| 2.3.2 Log-MAP算法 |
| 2.3.3 Max-Log-MAP算法 |
| 2.4 本章小结 |
| 3 改进的Turbo码滑动窗译码算法 |
| 3.1 滑动窗算法原理 |
| 3.1.1 MAP类译码算法的传统实现形式 |
| 3.1.2 MAP类译码算法的滑动窗法实现形式 |
| 3.1.3 滑动窗译码算法的时延与存储资源分析 |
| 3.2 影响Turbo码性能的因素 |
| 3.2.1 译码算法对译码性能的影响 |
| 3.2.2 迭代次数对译码性能的影响 |
| 3.2.3 码率对译码性能的影响 |
| 3.2.4 量化精度对译码性能的影响 |
| 3.3 改进的Turbo码并行译码器 |
| 3.3.1 传统分支度量的计算方法以及改进 |
| 3.3.2 Turbo码的译码结构与改进 |
| 3.3.3 改进后的译码结构 |
| 3.4 本章小结 |
| 4 Turbo码编码器和译码器的FPGA实现 |
| 4.1 Turbo码编码器的FPGA实现 |
| 4.1.1 编码器的总体结构设计 |
| 4.1.2 分量编码器1的设计与实现 |
| 4.1.3 分量编码器2的设计与实现 |
| 4.1.4 交织器的FPGA实现原理 |
| 4.1.5 编码器的功能仿真 |
| 4.2 Turbo码译码器的FPGA实现 |
| 4.2.1 译码器的总体结构设计 |
| 4.2.2 改进交织器与解交织器的FPGA实现 |
| 4.2.3 分量译码器控制模块时序设计 |
| 4.2.4 分支度量R模块的设计 |
| 4.2.5 后向状态度量模块的设计 |
| 4.2.6 前向状态度量和对数似然比模块设计 |
| 4.2.7 并行译码控制与迭代控制模块的设计 |
| 4.2.8 译码器的功能仿真 |
| 4.2.9 译码器的时延和吞吐率分析 |
| 4.3 本章小结 |
| 5 硬件验证及结果分析 |
| 5.1 硬件介绍 |
| 5.2 硬件验证结果 |
| 5.2.1 Turbo码编码器 |
| 5.2.2 Turbo码译码器 |
| 5.3 设备测试结果 |
| 5.4 本章小结 |
| 总结 |
| 致谢 |
| 参考文献 |
| 附录 |
（6）直扩通信系统中Turbo码编译码器的FPGA实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究背景与现状 |
| 1.2 课题研究的目的与意义 |
| 1.3 课题研究的内容 |
| 第2章 直扩系统与Turbo码理论基础 |
| 2.1 扩频码序列的概述 |
| 2.1.1 m序列 |
| 2.1.2 Gold序列 |
| 2.1.3 M序列 |
| 2.2 解扩系统的原理及算法 |
| 2.2.1 滑动相关捕获算法(串行) |
| 2.2.2 匹配滤波器算法(并行) |
| 2.2.3 序贯估值捕获算法 |
| 2.3 Turbo码的编码原理和结构 |
| 2.3.1 Turbo码的编码原理 |
| 2.3.2 Turbo码的编码结构 |
| 2.3.3 分量码 |
| 2.3.4 交织方法 |
| 2.3.5 删余方法 |
| 2.4 Turbo码译码原理及算法 |
| 2.4.1 Turbo码译码原理 |
| 2.4.2 Turbo码译码算法介绍 |
| 2.4.3 MAP译码算法 |
| 2.4.4 Log-MAP译码算法 |
| 2.4.5 Max-Log-MAP译码算法 |
| 第3章 直接序列扩频的设计及实现 |
| 3.1 直接序列扩频的整体框图 |
| 3.2 扩频码序列模块 |
| 3.2.1 PN码序列相关性分析 |
| 3.2.2 PN码发生器的FPGA设计 |
| 3.3 成型滤波器模块 |
| 3.3.1 成型滤波器的原理 |
| 3.3.2 成型滤波器的FPGA设计 |
| 3.4 载波同步模块 |
| 3.4.1 载波同步电路介绍 |
| 3.4.2 载波同步的FPGA设计 |
| 3.5 伪码同步模块 |
| 3.5.1 伪码同步电路介绍 |
| 3.5.2 伪码同步的FPGA设计 |
| 第4章 Turbo码编码器的设计及实现 |
| 4.1 Turbo码编码器的整体框图 |
| 4.2 分量编码器的FPGA设计 |
| 4.3 交织器的FPGA设计 |
| 4.4 改进的删余复接器的FPGA设计及性能分析 |
| 第5章 Turbo码译码器的设计及实现 |
| 5.1 Turbo码译码器中关键变量的具体计算 |
| 5.1.1 分支度量的具体计算 |
| 5.1.2 前向递推和后向递推的具体计算 |
| 5.1.3 似然信息和外部信息计算 |
| 5.2 各个模块的FPGA设计 |
| 5.2.1 数据流控制器的FPGA设计 |
| 5.2.2 交织器与解交织器的FPGA设计 |
| 5.2.3 分量译码器的FPGA设计 |
| 5.2.4 硬判决器的FPGA设计 |
| 5.3 Turbo码译码器实现的具体细节问题 |
| 5.3.1 数据量化和防溢出处理 |
| 5.3.2 迭代次数的选择 |
| 5.3.3 迫零处理 |
| 5.4 性能测试与功能仿真测试 |
| 第6章 硬件实现平台与测试验证 |
| 6.1 实现平台简介 |
| 6.1.1 FPGA组成结构与设计流程 |
| 6.1.2 FPGA芯片与开发环境选择 |
| 6.1.3 设计语言简介 |
| 6.2 系统实现及测试验证 |
| 6.2.1 整体通信系统模型 |
| 6.2.2 接口定义 |
| 6.2.3 测试结果 |
| 总结 |
| 致谢 |
| 参考文献 |
| 攻读学位期间取得学术成果 |
| 附录 |
（7）基于通用处理器的信道编解码技术研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 英文缩略语表 |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 大规模MIMO原型验证系统的研究现状 |
| 1.3 信道编码技术的发展与研究现状 |
| 1.3.1 Turbo码的发展与研究现状 |
| 1.3.2 LDPC码的发展与研究现状 |
| 1.3.3 Polar码的发展与研究现状 |
| 1.3.4 本节小结 |
| 1.4 论文的内容安排 |
| 1.5 数学符号约定 |
| 第二章 基于通用处理器架构的MIMO原型验证平台 |
| 2.1 引言 |
| 2.2 RaPro原型验证平台的组成与架构 |
| 2.2.1 RaPro平台的硬件组成 |
| 2.2.2 RaPro平台的系统架构 |
| 2.3 服务器端软件设计与实现 |
| 2.3.1 服务器端软件开发环境 |
| 2.3.2 多核多线程技术 |
| 2.3.3 服务器端软件架构 |
| 2.4 信道编解码技术在RaPro平台中的应用 |
| 2.5 本章小结 |
| 第三章 基于SIMD指令集的Turbo码软件译码器的研究与实现 |
| 3.1 引言 |
| 3.2 LTE Turbo码的基本原理 |
| 3.2.1 LTE Turbo码的结构 |
| 3.2.2 LTE Turbo码的QPP交织器 |
| 3.3 LTE Turbo码软件译码器的设计与实现 |
| 3.3.1 Turbo译码器的结构 |
| 3.3.2 软信息LLR的计算 |
| 3.3.3 MAP译码算法 |
| 3.3.4 基于SIMD指令集的LTE Turbo码译码器的设计与实现 |
| 3.4 基于RaPro原型验证平台的LTE Turbo码测试与分析 |
| 3.5 本章小结 |
| 第四章 5G NR标准下的LDPC码的研究与实现 |
| 4.1 引言 |
| 4.2 QC-LDPC码编码器的设计与实现 |
| 4.2.1 QC-LDPC码简介 |
| 4.2.2 QC-LDPC码编码原理 |
| 4.2.3 基于SIMD指令集实现QC-LDPC编码器 |
| 4.3 QC-LDPC码译码器的设计与实现 |
| 4.3.1 硬判决译码 |
| 4.3.2 软判决译码 |
| 4.3.3 高吞吐量QC-LDPC软件译码器的实现 |
| 4.4 QC-LDPC码编译码器的测试与分析 |
| 4.5 本章小结 |
| 第五章 基于通用处理器的Polar码的研究与实现 |
| 5.1 引言 |
| 5.2 Polar码的基本原理 |
| 5.2.1 信道极化理论 |
| 5.2.2 Polar码编码原理 |
| 5.2.3 Polar码编码实现 |
| 5.3 Polar码译码器的设计与实现 |
| 5.3.1 SC算法 |
| 5.3.2 SCL算法 |
| 5.3.3 基于SIMD指令集的Polar译码器的设计与实现 |
| 5.4 Polar码的测试与分析 |
| 5.5 本章小结 |
| 第六章 全文总结 |
| 6.1 论文工作总结 |
| 6.2 未来工作展望 |
| 参考文献 |
| 作者攻读硕士学位期间的研究成果 |
| 致谢 |
（8）MIMO极化编码协作系统的研究及半平行CA-SCL译码器FPGA实现（论文提纲范文）
| 摘要 |
| abstract |
| 缩略词 |
| 第一章 绪论 |
| 1.1 数字通信系统整体框架 |
| 1.2 信道编码的发展历史与演变 |
| 1.2.1 分组码与卷积码 |
| 1.2.2 Turbo码介绍 |
| 1.2.3 LDPC码介绍 |
| 1.3 极化码的起源及研究现状 |
| 1.3.1 极化码的起源 |
| 1.3.2 极化码技术发展及研究现状 |
| 1.3.3 极化码的硬件实现 |
| 1.4 极化码应用 |
| 1.4.1 极化码在现代通信中的应用 |
| 1.4.2 极化码在协作通信中的应用 |
| 1.5 本文主要研究内容安排 |
| 第二章 传统可迭代译码的信道编码 |
| 2.1 LDPC码编译码技术 |
| 2.1.1 校验矩阵的Tanner图 |
| 2.1.2 编码技术 |
| 2.1.3 BP译码算法 |
| 2.2 Turbo码编译码技术 |
| 2.2.1 编码技术 |
| 2.2.2 MAP译码算法 |
| 2.3 LDPC码与Turbo码的性能仿真分析 |
| 2.3.1 不同迭代次数下的LDPC码性能 |
| 2.3.2 不同交织器下的Turbo码性能 |
| 2.4 LDPC码、Turbo码与极化码对比 |
| 2.5 本章小结 |
| 第三章 极化码理论基础 |
| 3.1 信道特性及相关参数 |
| 3.1.1 信道容量 |
| 3.1.2 巴氏参数 |
| 3.1.3 信道截止频率 |
| 3.2 常见信道模型 |
| 3.2.1 AWGN信道 |
| 3.2.2 BEC信道 |
| 3.2.3 BSC信道 |
| 3.2.4 衰落信道 |
| 3.3 信道极化 |
| 3.3.1 信道极化现象 |
| 3.3.2 信道极化的性质 |
| 3.4 信道挑选方法 |
| 3.4.1 BEC-Z(W)方法 |
| 3.4.2 BSC-Z(W)方法 |
| 3.4.3 蒙特卡洛方法 |
| 3.5 极化码编码理论 |
| 3.5.1 生成矩阵 |
| 3.5.2 G_N陪集编码 |
| 3.5.3 编码复杂度 |
| 3.6 本章小结 |
| 第四章 极化码译码算法及性能分析 |
| 4.1 极化码译码算法 |
| 4.1.1 SC译码算法 |
| 4.1.2 SCL译码算法 |
| 4.1.3 CA-SCL译码算法 |
| 4.2 SC类译码算法比较 |
| 4.3 极化码译码错误概率分析 |
| 4.4 极化码性能分析及译码仿真 |
| 4.4.1 信道挑选方法对性能的影响 |
| 4.4.2 码长对性能的影响 |
| 4.4.3 码率对性能的影响 |
| 4.4.4 列表数目对性能的影响 |
| 4.4.5 AWGN信道下不同译码算法比较 |
| 4.4.6 衰落信道下不同译码算法比较 |
| 4.5 极化码定点化译码分析 |
| 4.6 本章小结 |
| 第五章 Plotkin结构极化码编码协作MIMO系统 |
| 5.1 编码协作理论 |
| 5.1.1 协作通信基本原理 |
| 5.1.2 协作通信协议 |
| 5.2 Plotkin结构的极化码 |
| 5.2.1 极化码的Plotkin结构 |
| 5.2.2 Plotkin结构极化码的编码方式 |
| 5.3 Plotkin结构极化码编码协作系统 |
| 5.3.1 系统模型 |
| 5.3.2 联合译码算法 |
| 5.3.3 中断概率分析 |
| 5.4 Plotkin结构极化码编码协作MIMO系统 |
| 5.4.1 系统模型 |
| 5.4.2 中断概率分析 |
| 5.4.3 分集合并技术 |
| 5.5 Plotkin结构极化码编码协作系统性能分析 |
| 5.5.1 编码协作系统性能仿真 |
| 5.5.2 中断概率仿真 |
| 5.5.3 不同联合译码算法下性能仿真 |
| 5.6 Plotkin结构极化码编码协作MIMO系统性能分析 |
| 5.6.1 编码协作MIMO系统性能仿真 |
| 5.6.2 中断概率仿真 |
| 5.6.3 不同联合译码算法下性能仿真 |
| 5.6.4 不同编码系统下性能仿真 |
| 5.7 本章小结 |
| 第六章 极化码CA-SCL译码器的FPGA实现 |
| 6.1 传统译码器结构 |
| 6.1.1 FFT型 SC结构 |
| 6.1.2 树型SC结构 |
| 6.1.3 线型SC结构 |
| 6.2 半平行SC结构及优化 |
| 6.2.1 半平行SC结构 |
| 6.2.2 半平行SC结构一级优化 |
| 6.2.3 半平行SC结构二级优化 |
| 6.3 CA-SCL译码器整体框架设计 |
| 6.4 状态存储单元 |
| 6.4.1 信道LLR存储结构 |
| 6.4.2 内部LLR存储结构 |
| 6.5 译码模块 |
| 6.5.1 LLR计算模块 |
| 6.5.2 修正模块 |
| 6.5.3 度量值计算模块 |
| 6.5.4 排序模块 |
| 6.5.5 部分和项更新模块 |
| 6.5.6 控制模块 |
| 6.6 多路径CRC设计模块 |
| 6.6.1 路径恢复模块 |
| 6.6.2 CRC校验模块 |
| 6.7 译码器仿真测试与综合结果分析 |
| 6.7.1 FPGA硬件测试平台 |
| 6.7.2 CA-SCL半平行结构译码器综合结果 |
| 6.7.3 译码器性能分析 |
| 6.8 本章小结 |
| 第七章 总结与展望 |
| 7.1 本文工作总结 |
| 7.2 后续工作展望 |
| 参考文献 |
| 致谢 |
| 在学期间的研究成果及发表的学术论文 |
（9）非删除Turbo编码参数估计技术（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 背景及意义 |
| 1.2 研究现状 |
| 1.2.1 纠检错编码参数估计技术 |
| 1.2.2 Turbo编码及参数估计技术 |
| 1.3 研究内容的提出和框架 |
| 1.3.1 现有方法性能简述 |
| 1.3.2 研究对象的选取 |
| 1.3.3 研究内容的提出 |
| 1.4 章节结构安排 |
| 第2章 Turbo编码技术基础 |
| 2.1 基于并行级联的Turbo码编码 |
| 2.2 DVB_RCS协议中双二进制卷积Turbo码编码 |
| 2.3 本章小结 |
| 第3章 基于LLR代数的RSC码识别及改进算法 |
| 3.1 RSC码编码参数估计的经典技术 |
| 3.1.1 有限域参数估计技术 |
| 3.1.2 实数域参数估计技术——基于校验方程符合度的参数估计技术 |
| 3.2 基于LLR代数和反向验证的RSC码参数估计算法 |
| 3.2.1 基于LLR代数的RSC码参数估计 |
| 3.2.2 改进算法的整体方案和设计思路 |
| 3.2.3 改进算法的流程 |
| 3.3 性能分析 |
| 3.3.1 改进算法和基于LLR代数法的有效性分析 |
| 3.3.2 抗噪性能分析 |
| 3.3.3 计算复杂度分析 |
| 3.3.4 两算法技术性能小结 |
| 3.4 本章小结 |
| 第4章 基于校验方程符合度的交织器识别及改进算法 |
| 4.1 交织器参数估计的经典技术 |
| 4.1.1 交织长度/周期估计——矩阵分析法 |
| 4.1.2 交织关系估计 |
| 4.2 基于校验方程符合度和列向量对比的交织器识别算法 |
| 4.2.1 整体方案和设计思路 |
| 4.2.2 算法原理和算法流程 |
| 4.3 性能分析 |
| 4.3.1 改进算法和基于校验方程符合度算法的有效性 |
| 4.3.2 计算复杂度分析 |
| 4.3.3 抗噪性能分析 |
| 4.3.4 两算法技术性能小结 |
| 4.4 本章小结 |
| 第5章 Turbo编码参数估计方案及应用 |
| 5.1 基于经典Turbo码的整体识别方案 |
| 5.1.1 整体识别方案的提出 |
| 5.1.2 性能分析 |
| 5.2 DVB_RCS协议中双二进制卷积Turbo码识别 |
| 5.3 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文和取得的科研成果 |
| 致谢 |
（10）Turbo码编码参数盲识别研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 研究现状 |
| 1.3 论文主要内容和结构安排 |
| 第二章 信道编码理论基础 |
| 2.1 卷积码基础 |
| 2.2 Turbo码的编码与描述 |
| 2.2.1 Turbo码理论基础 |
| 2.2.2 递归系统卷积码 |
| 2.2.3 交织器的设计 |
| 2.3 本章小结 |
| 第三章 Turbo码盲识别技术 |
| 3.1 Turbo码盲识别问题描述 |
| 3.2 码率与码字起点的识别方法 |
| 3.3 RSC的识别方法 |
| 3.3.1 基于Walsh-Hadamard变换的识别方法 |
| 3.3.2 线性关系迭代法 |
| 3.4 交织长度与交织起点识别 |
| 3.5 交织映射关系的识别方法 |
| 3.5.1 动态二叉树分析法 |
| 3.5.2 表决算法 |
| 3.5.3 校验关系分析法 |
| 3.6 删余Turbo码识别分析 |
| 3.6.1 RSC的识别方法 |
| 3.6.2 交织关系的识别方法 |
| 3.7 本章小结 |
| 第四章 Turbo码识别仿真分析 |
| 4.1 码率与码字起点识别 |
| 4.2 RSC编码器结构的识别 |
| 4.3 交织长度与交织起点的识别 |
| 4.4 交织映射关系的识别 |
| 4.5 Turbo码识别率分析 |
| 4.6 本章小结 |
| 第五章 总结与展望 |
| 5.1 本文工作总结 |
| 5.2 后续研究展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
四、一种新的Turbo码交织器的设计（论文参考文献）
- [1]地空宽带OFDM系统下的同步算法研究[D]. 陈立. 西安电子科技大学, 2020(05)
- [2]宽带数据电台物理层波形的设计与研究[D]. 王梓铭. 西安电子科技大学, 2020(05)
- [3]基于反向蝶形计算的低存储容量Turbo码译码器设计及FPGA实现[D]. 罗小红. 西南大学, 2020(01)
- [4]高速率信道编译码并行实现研究[D]. 李琦. 电子科技大学, 2020(07)
- [5]低延迟Turbo码译码算法的硬件设计与实现[D]. 陈元春. 南京理工大学, 2020(01)
- [6]直扩通信系统中Turbo码编译码器的FPGA实现[D]. 郭梦生. 成都理工大学, 2020(04)
- [7]基于通用处理器的信道编解码技术研究与实现[D]. 韩彬. 东南大学, 2019(06)
- [8]MIMO极化编码协作系统的研究及半平行CA-SCL译码器FPGA实现[D]. 王美芹. 南京航空航天大学, 2019(02)
- [9]非删除Turbo编码参数估计技术[D]. 陶静荷. 哈尔滨工程大学, 2019(09)
- [10]Turbo码编码参数盲识别研究[D]. 王艳涛. 西安电子科技大学, 2018(02)